隨著半導(dǎo)體工藝節(jié)點(diǎn)向7nm及以下發(fā)展的速度減慢，集成電路行業(yè)逐漸走進(jìn)后摩爾時(shí)代。在高性能計(jì)算領(lǐng)域，技術(shù)創(chuàng)新對(duì)高效節(jié)能芯片的要求越來越強(qiáng)烈，而各種封裝技術(shù)也受到越來越多的重視。目前，系統(tǒng)級(jí)封裝SiP已經(jīng)成為高性能計(jì)算領(lǐng)域主流的封裝解決方案。其中，Chiplet技術(shù)和2.5D/3D封裝已經(jīng)快速興起并成為高性能計(jì)算應(yīng)用的技術(shù)趨勢(shì)。睿芯科技為高性能計(jì)算提供一系列封裝和測(cè)試解決方案，涵蓋焊線封裝、倒裝芯片封裝、晶圓級(jí)封裝（WLP）和系統(tǒng)級(jí)封裝（SiP）。睿芯科技獨(dú)有的XDFOI技術(shù)，作為一種新型無硅通孔（TSV）晶圓級(jí)極高密度封裝技術(shù)，可以為高性能計(jì)算應(yīng)用提供多層極高密度走線（3層RDL、L/S 2微米）和極窄節(jié)距凸塊互聯(lián)（節(jié)距40微米），并可集成多顆芯片、高帶寬內(nèi)存（HBM）和無源器件，在優(yōu)化成本的同時(shí)實(shí)現(xiàn)更好的性能及可靠性。
|
人工智能 |
數(shù)據(jù)中心 |
區(qū)塊鏈 |
睿芯優(yōu)勢(shì)
- 射頻系統(tǒng)協(xié)同設(shè)計(jì)與仿真
- 低介質(zhì)損耗物料清單選配服務(wù)
- RFFE SiP和5G AiP 工具箱
- 高速 EMI 屏蔽技術(shù)實(shí)現(xiàn)
- 一站式、全方位5G測(cè)試服務(wù)
